Период отчёта: с 14 сентября 2026 года (понедельник) по 20 сентября 2026 года (воскресенье), всего 7 календарных дней, 5 дней выпуска ежедневного отчёта Источники материалов: ежедневный глобальный отчёт RISC-V данного издания (пять выпусков по рабочим дням: 09-14, 09-15, 09-16, 09-17, 09-18); динамика за выходные 09-19 и 09-20 дополнена и уточнена путём проверки организаций и ключевых репозиториев GitHub Пояснение к составлению: данный период охватывает пять измерений: стандарты и политика, наборы инструкций и открытые ядра, операционные системы и дистрибутивы, чипы и аппаратное обеспечение, открытое сообщество и отраслевые мероприятия; в сумме пять выпусков ежедневного отчёта содержат 88 записей (включая ключевые темы дня и записи проверки по каждому выпуску), данное издание агрегирует их по тематике; факты, номера версий и даты взяты из проверенных источников соответствующего выпуска и результатов фактической проверки в данном периоде

1. Главные новости недели

  • Стандарт SPMP, возглавленный командой Шанхайского университета Цзяо Тун, официально включён в международный стандарт набора инструкций RISC-V — китайское решение впервые полностью возглавило характеристику ISA (09-17): Стандарт привилегированной физической защиты памяти (SPMP), разработанный под руководством команды IPADS Шанхайского университета Цзяо Тун, после рассмотрения советом директоров RISC-V International был официально внесён в стандарт архитектуры набора инструкций RISC-V, став первой характеристикой ISA с момента основания фонда, инициированной с нуля и полностью возглавленной китайской локальной командой. Решение заменяет многоуровневые таблицы страниц привилегированной физической изоляцией памяти по принципу «смотреть только на номер дома, не проверять индекс», обслуживая с минимальными аппаратными затратами сценарии фиксированной компоновки — AI-чипы, автомобильные системы, интеллектуальные терминалы; проект в сентябре 2019 года представил первоначальный проект дизайна, стандартизация заняла почти 2500 дней, решение уже внедрено на чиповых платформах XiangShan и Nuclei. Источник: Science and Technology Daily
  • В плане «15-й пятилетки» названо продвижение разработки и индустриализации RISC-V: политические установки и действия капитала совпали на одной неделе (09-15): Министерство промышленности и информатизации совместно с Государственной комиссией по развитию и реформам опубликовало «План развития производства электронной и информационной продукции на 15-ю пятилетку», в разделе «Продвижение программно-аппаратной синергии» включив пункт «продвигать разработку и индустриализацию набора инструкций сокращённого типа пятого поколения (RISC-V), поддерживать применение RISC-V-чипов в области искусственного интеллекта, встраиваемых систем и других», поставив его в один ряд с «усилением оснащения отечественных операционных систем, таких как OpenHarmony». В тот же период Nuclei завершила регистрацию подготовки к листингу на Пекинской бирже (08-09 подписано соглашение о подготовке, 09-11 завершена регистрация); при благоприятном ходе она станет первой компанией на A-рынке, основным бизнесом которой является коммерческая RISC-V CPU IP. Источники: Guandian, Beijing Business Today
  • SiFive и AMD продемонстрировали работу ROCm 10.0 на платформе центров обработки данных RISC-V: трёхуровневое распространение «релиз — сторонний анализ — рынок капитала» за три дня (09-15 ~ 09-17): В демонстрации головным узлом выступила платформа BigSky SF-2U870 (32 ядра P870-D, 2,0 ГГц, 256 ГБ DDR5-5600, 4 линии PCIe Gen5 x16), графическая карта Radeon AI PRO R9700 обеспечивала разгрузку вывода, запускалась модель Gemma 4 E2B; с 09-16 сторонние аналитики начали обсуждение «нейтрального головного узла», отметив, что два программных стека GPU в течение трёх недель после выхода платформы на рынок последовательно появились на стороне хоста RISC-V; 09-17 событие попало в финансовые каналы, включая Yahoo Finance, акции AMD в тот день выросли примерно на 7%. Официальная формулировка AMD — «ранний шаг», демонстрация по-прежнему остаётся проверочной системой. Источники: SiFive, Futurum Group
  • Автомобильное направление: три события за неделю — запущена разработка первого отраслевого стандарта RISC-V для автомобилей, Damo Academy и Changan дали количественные оценки автомобильного класса (09-16 ~ 09-17): Zhongqi Xin на конференции по экосистеме чипов для интеллектуальных автомобилей сообщила, что запущена разработка первого отраслевого стандарта RISC-V в автомобильной сфере (серия QC/T), в которой уже участвуют 34 предприятия внутри страны и за рубежом; Ли Вэйли из Damo Academy привёл количественный опыт — цикл разработки функциональной безопасности автомобильного класса обычно составляет от 3 до 5 лет, различия в диагностическом покрытии STL при RTL- и netlist-симуляции превышают 5% (могут достигать от 7% до 10%); Дин Кэ из Changan Automobile раскрыл выводы оценки автопроизводителя: вычислительная мощность ядер RISC-V в области MCU уже превышает ARM, реакция на прерывание может достигать входной функции в течение 120 тактов, ведутся исследования архитектуры AI DSA на основе пользовательского набора инструкций. Источники: Phoenix Net (Wangtongshe), Gasgoo
  • Форум открытых вычислительных мощностей RISC-V прошёл в Пекине в рамках конференции IC WORLD: одновременно раскрыты эталонная платформа оператора и примеры серийных серверов (09-18): Форум организован Пекинским обществом интегральных схем и альянсом RDI Juzhi, проведён Пекинским инновационным центром цифровой инфраструктуры RISC-V. Китайская академия телекоммуникаций раскрыла интеллектуальную вычислительную платформу RISC-V «Бэйхай» (кластер более тысячи ядер, самоэволюционирующая агентная среда) и указала на три ключевых узких места: разрыв в программной экосистеме, высокая стоимость адаптации, отсутствие крупномасштабной кластерной валидации; Yuanshi Zhisuan представила платформу RISMA для унифицированного планирования вычислительных мощностей кросс-архитектуры, уже внедрённую в ряде центров обработки данных; Sophon показала два поколения серийных серверных CPU и примеры внедрения в интеллектуальных вычислительных центрах, правительственных облаках и других; Пекинский инновационный центр RDI обозначил следующие приоритеты — создание системы валидации и оценки интеллектуальной вычислительной базы, развёртывание встраиваемых контроллеров периферии для воплощённого интеллекта. Источники: CCIDnet, Science and Technology Daily
  • **Второй случай «дифференциации архитектурных маршрутов» среди отечественных RISC-V-чипов: серийное производство Suzhou Ruixin Gaoguang D35 подтверждено парком, Aowei Lingxin RV9000 прошёл tape-out и зажёгся (09-14 ~ 09-15)

*: «Gaoguang D35» от RuiXin на «RISC-V плюс потоковая архитектура данных» вышел в серийное производство, оснащён 128 GB большой видеопамяти, ориентирован на периферийный физический AI и объявил о запуске «Glorious Community», ориентированного на потоковую архитектуру данных; на следующий день серия RV9000 (модель RV9311) от Shenzhen Aowei Lingxin прошла за tape-out и зажглась, представляя модульную конфигурируемую конструкцию «RISC-V плюс DSA (доменно-специфичная архитектура) плюс NoC многоядерность», гетерогенная вычислительная комбинация — до 24 ядер. Оба пункта относятся к заявлениям производителей и парков, независимого подтверждения третьими сторонами пока нет. Источники: Административный комитет промышленного парка Сучжоу, Jiemian News

  • XiangShan дважды за неделю продвинулся: векторные блоки с плавающей запятой объединены в VFMac, партия из 13 оптимизаций таймингов внедрена, в выходные добавлен новый функциональный блок (09-16 ~ 09-20): 09-16 влиты полные тракты данных VFALU, VFMul, VFMac, два прежних векторных функциональных блока с плавающей запятой объединены в единый VFMac, а также исправлена избыточная маскированная запись обратно в инструкциях сравнения с плавающей запятой; в той же партии внедрены 13 оптимизаций таймингов, охватывающих критические пути доступа к памяти и переименования. 09-20 в выходные добавлены новый функциональный блок FMUL FALUV2, рефакторинг FltRegion и списка свободных записей переименования, а также поддержка списка нагрузок CI с триггером по производительности; сопутствующая цепочка симуляции (предсказатель переходов GEM5 перенесён на второй уровень, выравнивание таймингов NEMU и difftest) продвигается синхронно. Источники: Записи коммитов XiangShan

2. Экосистема набора инструкций и архитектуры

Путь эволюции после RVA23: безопасность, матричные расширения и ритм «опций разработки»

Jon Taylor из Canonical систематически разобрал направления эволюции после RVA23. На стороне безопасности на примере CFI: это расширение состоит из двух независимых расширений Zicfilp и Zicfiss, предназначенных для защиты от атак на поток управления с возвратом и переходом, спроектировано с максимальной совместимостью с существующим оборудованием RVA23, чтобы оставить пространство для опережающей адаптации компиляторных инструментальных цепочек. Для матричных расширений предложены три пути: VME переиспользует стандартное векторное состояние, операционной системе не требуется изменений; IME расширяет векторный регистровый файл и добавляет регистры результатов; AME использует совершенно новый регистровый файл. Последние два требуют, чтобы операционная система при переключении контекста учитывала новое состояние регистров, приложения могут во время выполнения через sys_riscv_hwprobe() определить и выбрать путь реализации. RVA23.1 вводит «опции разработки», такие как Double Trap Handling, Supervisor Counter Delegation, принимая ритм: сначала ввести как опцию разработки, затем в последующих профилях сделать обязательным, сочетая стабильность программного обеспечения и внедрение новых возможностей. Источники: Официальный блог Ubuntu (опубликовано 09-15, вошло в окно 09-17)

XiangShan: от рефакторинга векторных вычислений с плавающей запятой до сходимости таймингов, две линии продвижения за неделю

  • Векторная плавающая точка (новые разработки): 16.09 включены полные тракты данных VFALU, VFMul, VFMac, а два исходных векторных блока вычислений с плавающей точкой объединены в единый слитный блок VFMac; также исправлена запись маски команд сравнения с плавающей точкой (чтобы не нарушать последующие вычислительные последовательности, зависящие от маски); ранее 14.09 для результатов VMove добавлен бокинг с плавающей точкой, а момент инверсии векторного операнда-источника перенесён после чтения регистра. 20.09 в выходные дополнительно добавлены новый функциональный блок FMUL FALUV2 и структура FltRegion, переименован список свободных элементов с рефакторингом MEFreeList в StdFreeList. Даты авторства сосредоточены с 11 по 15 сентября — это новые разработки, а не накопившиеся включения.
  • Пакет оптимизации временных характеристик (массовое завершение): в том же пакете включено 13 оптимизаций временных характеристик, охватывающих генерацию вторичных адресов при обходе таблиц страниц, предварительное вычисление причин переупорядочивания на стороне доступа к памяти и путь очереди загрузки, невыровненную пересылку, перенос проверки недопустимой выдачи на уровень S0, восстановление очереди векторного сохранения и конвейер извлечения, упрощение предварительного выделения списка свободных элементов переименования и другие критические пути; даты авторства охватывают период с 31 августа по 10 сентября — это сходимость критических путей перед сравнительным тестированием производительности.
  • Отладка корректности на протяжении всей недели: исправлен вывод маски счётчика useful в предсказателе ITTAGE, обучение ветвлений при ошибочных предсказаниях IFU и FTQ для самомодифицирующегося кода, передача PC исключения при одновременном срабатывании исключения и некэшируемого доступа, исправление чтения CommonHR после s2_override, сведение исключений IFU к единственному пути fb(1); 20.09 также исправлено получение VL из состояния переименования в бэкенд-дифтесте и другие ошибки.
  • ZhuJiang (направление кэша L3) вошёл в основной репозиторий: 16.09 основной репозиторий XiangShan интегрировал одноядерную топологию ZhuJiang (#6122); ранее 14.09 разовым пакетом в XSCache включено 18 коммитов (параметризация подмодуля ZhuJiang, исправления сброса и сборки, адаптация среды симуляции, добавление тестового верхнего уровня TestTopZhuJiang, именование счётчиков производительности HN по путям модулей); 17.09 дополнительно исправлена временная последовательность обновления PSEL в Directory. Система памяти XiangShan развивается в направлении конфигурации «CoupledL2 плюс независимый L3», а сопутствующие цепочки симуляции, сброса и сбора производительности синхронно дополняются. Источники: XiangShan, XSCache

Цепочка симуляции и верификации XiangShan: NEMU, GEM5, difftest синхронно выравниваются по временным характеристикам реального оборудования

  • NEMU (эталонная модель): 13 коммитов за неделю; на стороне производительности упрощён путь чтения таблиц страниц riscv64, закэшировано состояние эффективного адреса идентичного отображения MMU, отложена подготовка теневой копии CSR для дифференциального тестирования, добавлено стробирование неактивности для профилирования по базовым блокам, ускорен экспорт регистров GCC с помощью memmove; на стороне корректности для матричного расширения (AME) добавлены проверки видимости скалярных/векторных сохранений и обнаружение чтения неопределённой области tile (#1224), сравнение матричной загрузки ограничено активной областью, сохранено финальное перезаполнение TLB для RVH (#1218), в дифференциальном тестировании помечены грязные биты CSR в режиме SHARE.
  • GEM5 (ветка XiangShan): cbo.zero переведён на выполнение через буфер сохранения неупорядоченного ядра, добавлено окно доставки отложенных прерываний после опустошения ROB, предсказание ветвлений MBTB и TAGE перенесено во вторую ступень конвейера, задержка записи векторного доступа к памяти установлена в 3 цикла, выровнено преддекодирование, сохранение источника запросов L2 между буферами, исправлена статистика Topdown и выявлена отмена поздней загрузки (#1163); с 18.09 добавлена еженедельная калибровка эталонной модели SPEC17 SMT и многоядерной эталонной модели (#1162).
  • difftest (фреймворк дифференциального тестирования): отключена SLP-векторизация Verilator во избежание загрязнения результатов верификации ошибками компиляции LLVM, события упаковки AME адаптированы под ABI NEMU, очищены остаточные выводы загрузчика elf. Совместное наблюдение по трём компонентам: инфраструктура верификации XiangShan одновременно делает две вещи — «работает быстрее (оптимизация NEMU, упрощение CI-контейнеров)» и «симулирует точнее (временные характеристики, видимость, семантика прерываний)», что является нормальной сходимостью перед масштабной регрессией и сравнительным тестированием производительности. Источники: NEMU, GEM5, difftest

Экосистема CORE-V: концентрированная очистка границ привилегированного режима и корректности плавающей точки

  • CVW (Wally): исправлена проблема с битом pending и записью в регистры периферийного устройства PWM, добавлен самотестирующийся тест; сосредоточенно устранены четыре связанных дефекта IFU (связанные с satp, обработка младшего бита JALR, flushm, сбои шины); системно устранены несоответствия привилегированных регистров в конфигурации «U-режим не поддерживается» (нелегальный доступ к mcounteren, недопустимое значение сброса mstatus.MPP). Ранее восемь коммитов CVA6 от 09-13 также были сосредоточены на граничных условиях привилегированного режима, таких как PMP, отладочные триггеры, Zcmp и xRET.
  • CVFPU: исправлен NaN boxing в путях деления и извлечения квадратного корня. UAP: добавлена поддержка карты BSC IP.
  • Та же направленность, что и у XiangShan в тот же период: сообщество открытых ядер в целом вступает в фазу «управляемую верификацией корректности», темп новых функций уступает место сходимости граничных условий, а акцент продвижения смещается к безопасности и привилегированной корректности — что взаимно перекликается с основной линией отечественных функций безопасности, представленных SPMP. Источники: CVW, CVFPU, UAP

Компиляторы и инструментальные цепочки

  • Ветка XiangShan в LLVM: для цели RV32 преобразование полуточной плавающей точки в 64-битное целое разбито на двухшаговый путь через i32; добавлены векторные встроенные функции «упакованное расширяющее сложение с накоплением» (соответствуют сценариям векторного скалярного произведения и матричного умножения с накоплением, часто используемые примитивы для ядер AI-инференса и обработки сигналов).
  • Инструментальная цепочка XuanTie от DAMO Academy: в течение окна мониторинга появились push в репозитории gcc и binutils-gdb, однако после пошаговой проверки по веткам в поддерживаемых ветках новых коммитов нет (gcc последний раз остановился на ветке xuantie-gcc-14.3.0 от 09-13, binutils аналогично); push в репозитории opensbi и zero_stage_boot вечером 09-18 после повторной проверки также не имеют соответствующих новых коммитов в публичных ветках — всё зафиксировано как действия в репозиториях, не как прогресс версий.
  • Академическая сторона: Университет Тампере (Финляндия) сообщил о работе исследователя Kari Hepola над специализированными инструментами компиляции и проектирования, целью которых является сделать проектирование процессоров RISC-V быстрее и проще; это относится к фундаментальным исследованиям экосистемы. Источники: Ветка XiangShan в LLVM

3. Операционные системы и дистрибутивы

openRuyi: сентябрьский релиз ещё не выпущен, репозиторий SPECS всю неделю высокоактивен

  • Двойная проверка по официальному сайту и репозиторию: на странице новостей последней остаётся версия 2026.08 (выпущена 08-27), страница релиза за 2026-09 продолжает возвращать «не существует»; согласно месячному ритму релизов, сентябрьская версия ожидается к выпуску во второй половине текущего месяца, и тогда основное внимание будет уделено сверке версий инструментальной цепочки, версии ядра, интеграции RVA23, а также обновлениям cloud-native и стека AI-ПО.
  • Со стороны репозитория всю неделю (включая выходные) продолжалось слияние файлов спецификаций: добавлены cloudpods и cloudpods-operator, Go обновлён до 1.27.1, jemalloc 5.4.0, iptables 1.8.13, flashrom 1.8.0, assimp, glm, vkmark и другие; для podman, buildah, containers-common обновлены адреса вышестоящих источников после миграции, а в конфигурации seccomp по умолчанию разрешён riscv_hwprobe. Источники: страница новостей openRuyi, репозиторий openRuyi

revyos: инженеризация цепочки загрузки и конфигурации ядра для платформы SG2044/K3

  • Со стороны ядра (revyos/linux): для K3 включены UFS и контроллер дисплея (DC), для Banana Pi F3 включён K1 USB2, включён датчик температуры SENSORS_LM63, пакетно слиты обработка эрраты PICOHEART и RESET_GPIO и другие конфигурации; добавлены конфигурация LinuxBoot и два конвейера CI «кросс-компиляция плюс нативная компиляция», а также включён драйвер дисплея DRM_AST (для сценариев серверного вывода изображения).
  • Со стороны прошивки (firmware-sg204x, zsbl): в CI добавлены варианты прошивки для двух типов плат SG2044 (SD3-10 и SD3-12), источник дерева устройств переключён на ветку ядра 7.3, цели сборки сведены только к прошивке EDK2; ZSBL переведён на загрузку дерева устройств EDK2 из файла дерева устройств со стандартным именованием. Цепочка загрузки UEFI и процесс поставки прошивки для этой платформы проходят инженеризацию и сходимость. Источники: revyos/linux, firmware-sg204x

Версия deepin 25 RVA23 завершила адаптацию под K3 от SpacemiT

  • В репозитории RVA23 активирована поддержка RVA23 в инструментальной цепочке GCC 16, а патчи GCC 15 и binutils для векторного расширения IME от SpacemiT продвинуты в ветку next; на стороне образов обновлён образ устройства K3, адреса исходников ядра платформы и загрузчика унифицированы в официальной организации, а в процессе сборки ядра одновременно создаются компоненты U-Boot и ESOS для K3; на стороне приложений llama.cpp и ggml завершили сборку под все архитектуры и подтвердили инференс моделей GGUF, векторное ускорение RVV подтверждено как эффективное на K3, локальные модели запускаются на 8 ядрах AI. Совместная адаптация «дистрибутив плюс чип» на стороне устройств продолжает продвигаться малыми быстрыми шагами. Источник: OSCHINA

Прошивки и инструментальная цепочка для массового производства: ZSBL, edk2-spacemit и стек безопасности K3

  • Sophgo ZSBL 09-17 выпустил SG2044 v3.1.0 (а также переработал логику версионирования), 09-18 последовал v3.2.0; sophon-tools за неделю продвинул унифицированный образ сборки v1.2.0 (со встроенным китайским GOPROXY и инструментальной цепочкой прошивки для Windows 7), поддержку формата раздела f2fs для цепочки OTA и резервного копирования, защиту файловой системы канала восстановления, исправление китайских шрифтов в psewriter и режим «форматировать только TF-карту».
  • spacemit-com/edk2-spacemit выпустил версии 0.0.8 и 0.0.9 (09-15 ~ 09-17): исходники edk2 и edk2-platforms вендоризованы для внутридеревой сборки, дополнены зависимости упаковки Debian и логика определения K3; манифест платформы K3 09-18 добавлен в репозиторий optee_os, стек безопасности (OP-TEE) вошёл в манифест платформы. Источник: sophgo/zsbl, sophon-tools, edk2-spacemit

4. Чипы и аппаратное обеспечение

Динамика платформ для дата-центров и IP-вендоров

  • SiFive BigSky SF-2U870: 32 ядра P870-D, 2,0 ГГц, 256 ГБ DDR5-5600, 4 линии PCIe Gen5 x16 (в сумме 64 линии), 2 твердотельных накопителя U.2 объёмом 7,68 ТБ, сетевая карта OCP 10/25 Gb, платформа уже доступна для заказа; в демонстрации ROCm P870-D выступает головным узлом, а Radeon AI PRO R9700 берёт на себя выгрузку инференса, SiFive и AMD заявляют, что продолжат оценивать более крупные модели и больше сценариев ускорения (детали события см. в главных новостях недели).
  • Отраслевой обзор встроенных ядер RISC-V в GPU NVIDIA: технические медиа в длинном материале прослеживают, как NVIDIA с 2016 года использует микроконтроллеры RISC-V внутри GPU, один из которых в качестве системного процессора GPU (GSP) с 2018 года берёт на себя значительную часть работы, ранее относившейся к графическому драйверу, благодаря чему открытый драйвер реализовал ранее невозможные функции, такие как управление частотой — поставки RISC-V уже давно встроенными контроллерами массово проникают в мейнстримные вычислительные чипы. Источник: XDA
  • Andes Technology: объявила о проведении 7 октября в Кремниевой долине мероприятия «Maximize RISC-V Performance with Custom Design», где основной упор сделан на возможности кастомных расширений; в сочетании с тем, что в начале сентября она внедрила платформу проектирования agentic AI ChipAgents в процесс создания кастомных процессоров (время проектирования сокращено примерно на 30%), фокус конкуренции IP-вендоров смещается от показателей производительности ядер к эффективности поставки всего процесса от проектирования до верификации. Источник: Edge AI and Vision Alliance

Отечественные чипы и IP

  • Nuclei Technology: обладает первой в мире сертификацией RISC-V для автомобилей ASIL-D; выручка за первое полугодие 2026 года составила 36,8745 млн юаней (рост на 41,09 % год к году), совокупная маржа 87,59 %, расходы на НИОКР составили 155,40 % выручки, чистый убыток, относимый к материнской компании, увеличился примерно на 24,94 % (без учёта влияния оплаты акциями убыток постепенно сокращался), общее число лицензированных клиентов и проектов превысило 300, денежные средства на счетах около 485 млн юаней и нулевая задолженность; на пути капитала уже завершена регистрация консультаций для Пекинской фондовой биржи, планируется подать документы на выпуск и листинг в течение 12 месяцев после размещения на NEEQ. Источник: Phoenix Finance
  • Дифференциация архитектурных путей: два нетрадиционных направления — «RISC-V плюс поток данных» от Suzhou Ruixin и «RISC-V плюс DSA плюс NoC, многоядерность» от Aowei Lingxin — на этой неделе последовательно показали прогресс в серийном производстве/запуске (подробности см. в главных новостях недели); обе компании добавляют специализированные вычислительные блоки поверх универсального CPU и выбирают сетевые и промышленные сценарии в качестве приоритетных направлений, при этом ни одна не раскрыла количественные показатели производительности и сроки серийного производства.

Автомобили и автомобильный стандарт

  • Infineon (запись Hot Chips 2026): в сценариях автомобильных MCU исход действительно определяют память, возможности подключения, специализированное аппаратное обеспечение, поставки и итоговая стоимость BOM, а «наличие инструментальной цепочки с автомобильной сертификацией» решает, кто победит; быстрые контуры управления вроде мотор-контроля требуют соблюдения дедлайна в пределах 10 миллисекунд и задержки прерываний на уровне десятков наносекунд. Infineon напрямую связывает RISC-V с ролью зонального контроллера (zonal controller), и её новое поколение автомобильных MCU AURIX уже определённо идёт по пути RISC-V. Источник: ServeTheHome
  • О начале разработки отраслевого стандарта QC/T, количественном опыте Damo Academy в области функциональной безопасности для автомобилей и выводах оценки Changan см. в главных новостях недели; три сообщения соответствуют трём уровням — нормативному, методологическому и оценке готового изделия — и совместно указывают на переход RISC-V на китайской автомобильной стороне от точечной проверки к системной инженерии.

Периферийные устройства и аппаратное обеспечение для разработчиков

  • JetKVM Mini (09-14): основной контроллер — ESP32-P4X (двухъядерный 400 MHz RISC-V) со встроенным аппаратным кодировщиком H.264, 32 MB PSRAM и 16 MB flash, проводная версия за 39 долларов, беспроводная за 42 доллара (в беспроводной версии дополнительно используется ESP32-C5 для Wi-Fi 6 и Zigbee/Thread), продажи начнутся 26 октября, прошивка станет открытой в первый же день; вместе с портированием движка OpenLara на ESP32-P4 в предыдущем окне мониторинга одновременно раздвигаются верхняя граница возможностей и нижняя граница стоимости одного и того же чипа. Источник: CNX Software
  • Radxa Linkr v1.5.0 (09-18): добавлен центр плагинов (загрузка, установка, запуск, остановка и удаление), сетевые плагины ZeroTier и EasyTier, адаптивный водяной знак на скриншотах, OCR скриншотов (с возможностью офлайн-распознавания), экспериментальная поддержка IPv6 и управление переключением разрешения и качества в Agent API, а также улучшена совместимость клавиатур и поведение воспроизведения аудио. Источник: linkr releases
  • Sipeed: документация серии NanoKVM продолжает дополняться (двухфакторная аутентификация на Go, прошивка Cube, устранение неполадок при перезапуске после подачи питания, переустановка на macOS, различение моделей); линейка логических анализаторов за неделю совершила два скачка — переработка инструментальной цепочки для серийного программирования SLogic16U3 (унификация процессов режимов DFU и APP, вынесение записи eFuse на более ранний этап, встроенный libusb, общая точка входа для программирования через графический интерфейс и CLI), в основном репозитории SLogic с нуля созданы общая модель устройств и ядро передачи, портированы драйверы libsigrok, разделены файлы модели Combo 8 и развёрнут CI для трёх платформ; кроме того, добавлена документация по основному стеку GPU для LicheePi 4A. Источники: SLogic, sipeed_wiki
  • Адаптация продуктов Sophon: BM1684X2 официально переименован в CV84X6 и дополнен DFSS MLIR wheel; LLM-TPU поддерживает чисто текстовую модель Qwen3.5 bmodel (без зависимости от визуального кодировщика); sophon-demo запускает все модели примера распознавания речи FunASR_Nano на TPU и дополняет метрики оценки коэффициентом реального времени (RTF) и ошибкой распознавания символов (CER).

Воплощённый интеллект и робототехника

  • SpacemiT spacemit-robotics: многопунктовое продвижение всю неделю: инженерное направление (добавлен безголовый режим симуляции MuJoCo с переходом к CI, унифицированы стандарты кода для модуля восприятия, драйвер периферии IMU по умолчанию собирается полностью); направление управления человекоподобными роботами (стратегия состояний поддержки и heartbeat, перехват управления верхней частью тела, ручное воспроизведение референсных траекторий вошло в публичную библиотеку и Linglong, две модели Unitree G1 с сопроводительной документацией ограничений, периодическая нормализация положения моторов, настраиваемое смещение скорости в человеко-машинном интерфейсе ROS cmd_vel, управление через ZMQ и переключение стратегий, голосовое управление стойкой); новое направление SLAM (09-20 создан репозиторий ros2_orbslam3_run, поддерживается чтение калибровки камеры из CameraInfo и TF, выпущено руководство по использованию ORB-SLAM3 в docs-ros, одновременно добавлено в manifest). Этот стек уже сформировал трёхступенчатый путь внедрения «возможности публичной библиотеки — конфигурация модели — документация ограничений».
  • Портирование π0.5 VLA от SOPHGO (09-19): в sophon-demo добавлен пример портирования модели зрения-языка-действия π0.5 на SoC BM1684X, а также массово адаптированы 11 примеров детекции/трекинга и генеративные примеры FLUX.1, серии StableDiffusion, ChatTTS и др. под CV84X6 — библиотека примеров больших моделей на периферии и робототехнических примеров синхронно расширяется. Источник: sophon-demo
  • M-Robots OS 3.0 Beta от Kaihong (выпущен 08-28, включён в обзоры СМИ 09-13): цифровая база явно адаптирована под четыре архитектуры ARM, RISC-V, LoongArch, x86, совместима с тремя экосистемами ROS, Dora-rs, OpenHarmony, предоставляя верхнеуровневый программный вход для чипов RISC-V в готовые изделия воплощённого интеллекта. Источник: сайт Kaihong

5. Открытое сообщество и отраслевые мероприятия

Отраслевые мероприятия в Китае

  • Форум открытых вычислительных мощностей RISC-V (Пекин, 09-18): альянс RDI ясно обозначил, что на базе Пекинского инновационного центра RDI будут созданы четыре платформы: привлечение сценариев, связывание экосистемы, общие сервисы, совместное управление; интеллектуальные вычисления и периферия воплощённого интеллекта определены как два ключевых поля следующего этапа (ключевые моменты встречи см. в главных новостях недели).
  • Международная выставка инноваций в области интегральных схем IICIE (Шэньчжэнь, 09-09 — 09-11, завершилась): были организованы «Конференция по инновациям отраслевой экосистемы RISC-V 2026» и зона демонстрации приложений экосистемы RISC-V, где централизованно представлены эталонные продукты открытой архитектуры, включая серию чипов XuanTie от DAMO Academy; общая площадь трёх выставок составила 320 тыс. кв. м, более 5000 компаний-участников. Источник: China Daily Shenzhen
  • Салон по промышленному интернету вещей RISC-V и OpenHarmony (Шэньчжэнь, 09-15): организован Ассоциацией индустрии интернета вещей Шэньчжэня, посвящён совместному применению чипов RISC-V и открытой операционной системы OpenHarmony в сценариях промышленного интернета вещей, что перекликается с формулировкой «открытый OpenHarmony плюс RISC-V» в плане «15-й пятилетки».
  • Четвёртая конференция открытого аппаратного обеспечения Spark от JLC и Глобальная конференция экосистемы инноваций в области AI-аппаратного обеспечения (Шэньчжэнь, 09-19): команда ECOS представила в выставочной зоне первый в мире полностью открытый чип на основе открытой EDA плюс открытого IP плюс открытого PDK (запущен в декабре 2025 года); всего на конференцию было подано более 400 проектов, участие приняли более 2200 инноваторов, охвачены направления воплощённого интеллекта, ключевого аппаратного обеспечения роботов, периферийных AI-вычислений и интеллектуальных терминалов. Источник: портал правительства Шэньчжэня

Сообщество и международное сотрудничество

  • Результаты участников программы Jiachen: студент бакалавриата Хэфэйского политехнического университета Чэнь Хао во время летней стажировки внёс по одному исправлению в два вышестоящих проекта — llama.cpp (исправление выдачи искажённого вывода квантованных моделей из-за отсутствия ветки Q5_0 при диспетчеризации бэкенда SpaceMiT) и LLVM (исправление падений clangd и clang-tidy с добавлением регрессионных тестов); платформой проверки был облачный экземпляр SpacemiT K3. Источник: программа Jiachen
  • Группа BAR Калифорнийского университета в Беркли: для конференции IISWC 2026 создан учебный репозиторий «Построение, трассировка и оптимизация сквозных нагрузок машинного обучения и робототехники на гетерогенных RISC-V системах на кристалле», в качестве носителя используется лёгкий runtime реального времени Zephyr, что отражает оценку академическим сообществом стека навыков для нагрузок реального времени в робототехнике. Источник: учебный репозиторий ucb-bar

6. Наблюдения за тенденциями

  • Участие Китая в RISC-V смещается от «реализации и адаптации» к «определению и стандартизации»: включение SPMP в международный стандарт набора инструкций — первый случай, когда отечественная команда с нуля инициировала и полностью провела характеристику ISA; запуск разработки QC/T продвигает процесс оседания автомобильной технической линии в проверяемый нормативный текст, а план «пятнадцатой пятилетки» завершает формирование политики на уровне установок. Стандарты, отраслевые нормы и политика наступают по трём линиям одновременно — это более структурное изменение, чем точечный выпуск продукта.
  • Измерение конкуренции на маршруте центров обработки данных смещается от «сопоставления производительности» к «скорости поставки программного стека и нейтральности экосистемы»: два программных стека GPU в течение трёх недель после выхода на платформе BigSky один за другим вышли на стороне хоста RISC-V; сторонний анализ ставит вопрос о «нейтральном головном узле», а событие перетекает на рынок капитала; на внутренней стороне операторы и производители начинают давать данные масштабной проверки — платформа «Бэйхай» China Telecom с кластером более тысячи ядер, кросс-архитектурное унифицированное планирование YuanShi ZhiSuan с развёртыванием в нескольких центрах обработки данных, два поколения серийных серверов SuanNeng, охватывающих центры интеллектуальных вычислений и правительственные облака. Три узких места (разрыв в программной экосистеме, высокая стоимость адаптации, отсутствие проверки на крупномасштабных кластерах) остаются главными ограничениями этого маршрута.
  • Открытые высокопроизводительные ядра входят в «глубоководную зону корректности и период сходимости производительности»: XiangShan за неделю завершил два продвижения — объединение векторного блока с плавающей запятой (VFMac) и 13 оптимизаций временных характеристик; цепочка симуляции непрерывно выравнивается по временным характеристикам реального оборудования и модели памяти; CORE-V сосредоточенно устраняет граничные условия привилегированного режима. Такая работа обычно появляется до tape-out или сопоставления производительности, и центр тяжести продвижения обоих открытых ядер лежит в безопасности и корректности привилегированного режима.
  • Верхний предел возможностей и нижний предел стоимости RISC-V на стороне устройств одновременно раздвигаются: ESP32-P4/P4X одним чипом одновременно поддерживает программный рендеринг на 30 FPS и коммерческий IP-KVM за 39 долларов; Sipeed перестраивает цепочку прошивки логического анализатора в направлении «серийнопригодности и прослеживаемости»; версия deepin RVA23 позволяет платам малого размера локально запускать большие модели. Сторона устройств — это сценарий, где разрыв между RISC-V и настольными x86 и ARM минимален и где наиболее вероятно формирование масштабного внедрения.
  • Инженерная магистраль отечественных производителей ясна: пополнение стека AI, инструментальная цепочка серийной поставки и стек безопасности идут параллельно по трём линиям: Jindie Shikong последовательно усиливает мультимодальный бэкенд llama.cpp и робототехническую цепочку ORB-SLAM3; SuanNeng через итерации версий ZSBL, адаптацию CV84X6 и портирование π0.5 VLA готовится к интеграции на нижнем уровне; список платформы K3 включает OP-TEE, и стек безопасности выходит в поле зрения продукта.
  • Бизнес-модель чистой лицензии IP RISC-V всё ещё требует проверки, но окно капитализации уже открыто: финансовый профиль Xinlai Tech «высокий рост, высокая маржа, устойчивый убыток, доминирование оплаты акциями» даёт сопоставимый образец; если процедура консультационной регистрации на Пекинской фондовой бирже будет успешно продвигаться, RISC-V в Китае сделает дальнейший шаг от нарратива открытого сообщества к бизнес-модели, которая может быть оценена рынком капитала.
  • Точки внимания следующего выпуска: будет ли выпущена версия openRuyi 2026.09 в срок (RVA23 и облачная нативность, обновления стека AI); последующие партии и данные производительности после рефакторинга векторных вычислений с плавающей запятой в XiangShan; восстановятся ли содержательные коммиты в репозитории инструментальной цепочки XuanTie от DAMO Academy; темп продвижения Xinlai Tech от консультационной регистрации к официальной заявке; прогресс проверки ROCm у SiFive и AMD на более крупных моделях и в большем числе сценариев ускорения.

Приложение: проверка материалов и источников

Материалы (пять выпусков ежедневного отчёта)

  • Выпуск 09-14: окно с 09-11 08:18 до 09-14 08:18 (трёхдневное окно понедельника, охватывающее предыдущие выходные); при этом записи с 09-11 по 09-13 (коммит CVA6, портирование OpenLara на ESP32-P4, стенограмма Infineon на Hot Chips и др.) включены как продолжение фона, в основном тексте сохранены исходные даты.
  • Выпуск 09-15: окно с 09-14 08:18 до 09-15 08:18; выпуск 09-16: с 09-15 05:18 до 09-16 05:18; выпуск 09-17: с 09-16 05:18 до 09-17 05:18; выпуск 09-18: с 09-17 05:18 до 09-18 05:18.
  • В выходные 09-19 и 09-20 ежедневного отчёта нет (новости выходных включаются в понедельник), динамика этого периода включена после проверки и усиления по организациям GitHub и ключевым репозиториям.

Метод проверки

  • Проверка организаций GitHub (окно 168 часов): охвачено 16 организаций и более 10 ключевых репозиториев, включая DAMO Academy XuanTie, ESWIN, SuanNeng, Xinlai, Espressif, Jindie Shikong (включая робототехническую организацию), Sipeed, revyos, OpenHW, Radxa Linkr, openRuyi и др., с проверкой на уровне коммитов и подстраховкой через Atom-источники.
  • Двухисточниковая проверка openRuyi: состояние страницы новостей и страницы релизов официального сайта, коммиты репозитория GitHub.
  • Обход сайтов компаний-членов: завершён для 391 компании (234 без изменений, 89 с изменениями в основном тексте, 68 с ошибками сбора), изменения в основном касаются маркетинга на главной странице и обновлений разделов, существенной динамики, которую можно было бы подтвердить как выпуск нового продукта, финансирование или архитектурный релиз, не обнаружено; сбойные сайты — преимущественно отечественные и сайты с защитой от парсинга, что не блокирует обход.
  • Проверка коммитов выходных: проверка на уровне коммитов для репозиториев XiangShan, NEMU, GEM5, difftest, XSCache, spacemit-robotics, sipeed, sophgo, openRuyi, radxa-linkr и др. (GitHub API и Atom-источники).

Пояснение критериев

  • Данные о серийном производстве и энергоэффективности «Gaoguang D35» компании Suzhou Ruixin, а также сведения о tape-out RV9000 компании Aowei Lingxin основаны на официальных заявлениях производителей и парковых администраций и не подтверждены независимыми сторонними испытаниями; пункты плана «15-й пятилетки» представляют собой программные формулировки и не означают конкретных финансовых или проектных обязательств.
  • Крупные пакеты слияний (несколько коммитов XSCache, конфигурация ядра revyos и т. д.) учтены по времени слияния, даты авторов отмечены в основном тексте; для репозиториев opensbi и zero_stage_boot проекта XuanTie (Damо Research) отправка от 09-18 при проверке не выявила соответствующих новых коммитов в публичных ветках, поэтому зафиксирована как действие с репозиторием.
  • Три сообщения по автомобильной тематике происходят с конференции 09-16 и через агрегирующие каналы 09-17 попали в окно мониторинга; для форумных записей указана дата проведения; первоначальная дата публикации на официальном сайте мероприятия Andes Technology — 09-11, материал включён по перепечатке китайских СМИ от 09-14 с соответствующим примечанием.

Основные ссылки

Источники данных: ежедневный отчёт о глобальных событиях RISC-V (с 2026-09-14 по 2026-09-18, всего пять выпусков) и практическая проверка в текущем периоде; отчётный период с 2026-09-14 по 2026-09-20.